摘要：基于直接數字頻率合成（DDS）原理，采用AD9851型DDS器件設計一個信號發生器，實現50 Hz~60 MHz范圍內的正弦波輸出。通過功率放大，在50Ω負載的情況下，該信號發生器在50 Hz~10 MHz范圍內輸出穩定正弦波，電壓峰峰值為0~5V±0.3V.
0 引言
直接數字合成（Direct Digital Synthesis-DDS）是近年來新的電子技術。單片集成的DDS產品是一種可代替鎖相環的快速頻率合成器件。DDS是產生高精度、快速變換頻率、輸出波形失真小的優先選用技術。DDS以穩定度高的參考時鐘為參考源，通過精密的相位累加器和數字信號處理，通過高速D/A變換器產生所需的數字波形（通常是正弦波形），這個數字波經過一個模擬濾波器后，得到最終的模擬信號波形。
DDS系統一個顯著的特點就是在數字處理器的控制下能夠精確而快速地處理頻率和相位。除此之外，DDS的固有特性還包括：相當好的頻率和相位分辨率（頻率的可控范圍達μHz級，相位控制小于0.09°），能夠進行快速的信號變換（輸出DAC的轉換速率百萬次/秒）。
1 AD9851集成芯片簡介
AD9851是在AD9850的基礎上，做了一些改進以后生成的具有新功能的DDS芯片。AD9851相對于AD9850的內部結構，只是多了一個6倍參考時鐘倍乘器，當系統時鐘為180MHz時，在參考時鐘輸入端，只需輸入30 MHz的參考時鐘即可。AD9851是由數據輸入寄存器、頻率/相位寄存器、具有6倍參考時鐘倍乘器的DDS芯片、10位的模/數轉換器、內部高速比較器這幾個部分組成。其中具有6倍參考時鐘倍乘器的DDS芯片是由32位相位累加器、正弦函數功能查找表、D/A變換器以及低通濾波器集成到一起。這個高速DDS芯片時鐘頻率可達180MHz,輸出頻率可達70 MHz,分辨率為0.04Hz.
AD9851可以產生一個頻譜純凈、頻率和相位都可編程控制且穩定性很好的模擬正弦波，這個正弦波能夠直接作為基準信號源，或通過其內部高速比較器轉換成標準方波輸出，作為靈敏時鐘發生器來使用。
AD9851的各引腳功能如圖1所示。
D0~D7:8位數據輸入口，可給內部寄存器裝入40位控制數據。
PGND:6倍參考時鐘倍乘器地。
PVCC:6倍參考時鐘倍乘器電源。
W-CLK:字裝入信號，上升沿有效。
FQ-UD:頻率更新控制信號，時鐘上升沿確認輸入數據有效。
FREFCLOCK:外部參考時鐘輸入。
CMOS/TTL脈沖序列可直接或間接地加到6倍參考時鐘倍乘器上。在直接方式中，輸入頻率即是系統時鐘；在6倍參考時鐘倍乘器方式，系統時鐘為倍乘器輸出。
AGND:模擬地。
AVDD:模擬電源（+5 V）。
DGND:數字地。
DVDD:數字電源（+5 V）。
RSET、DAC:外部復位連接端。
VOUTN:內部比較器負向輸出端。
VOUTP:內部比較器正向輸出端。
VINN:內部比較器的負向輸入端。
VINP:內部比較器的正向輸入端。
DACBP:DAC旁路連接端。
IOUTB:"互補"DAC輸出。
IOUT:內部DAC輸出端。
RESET:復位端。低電平清除DDS累加器和相位延遲器為0 Hz和0相位，同時置數據輸入為串行模式以及禁止6倍參考時鐘倍乘器工作。
2 系統硬件設計
2.1 設計方案
本設計方案采用AD9851芯片的并行數據模式，系統框圖如圖2所示。系統包含單片機電路、AD9851芯片、低通濾波器電路、功率放大電路以及信號輸出電路共5部分。其中單片機電路部分選用通用的51系列單片機AT89S52,外部晶振頻率為12 MHz.低通濾波器電路選用無源濾波器來進行設計，由于本設計最高輸出頻率為30 MHz,所以低通濾波器的截止頻率在40 MHz左右。基準時鐘采用貼片封裝30.000 0 MHz有源晶振，為AD9851芯片提供高穩定度，高精確度的信號源。
2.2 低通濾波器電路的設計
低通濾波器電路采用2階LC橢圓低通濾波器，能有效抑制DDS的輸出雜散。電路如圖3所示。
2.3 功率放大電路的設計
功率放大電路采用AD828寬頻帶運放芯片。AD628內部集成兩個運算放大器，供電方式有雙電源供電和單電源供電兩種，特別適合于高頻信號的變換與傳輸。本設計中為了提高信號峰峰值的輸出幅度，芯片電源采用雙電源正負10 V直流電源。這樣可以保證在10 MHz的帶寬內得到一個相對較高的電壓幅度。
3 系統軟件設計
3.1 AD9851的復位工作時序
AD9851的復位時序如圖4所示。從時序可以看出，AD9851芯片復位的條件是在RESET引腳出現一個高電平，并持續時間至少為trs.根據手冊提供的時間參數，可知道trs最短時間是5個系統時鐘，沒有時間上限。由于系統電路中，單片機的晶振采用12 MHz.執行一條指令所需要的時間是1μs,為了保證復位時序的可靠性，采用復位的時間為10ms.
具體復位子程序如下：
該子程序中用到delay_μs（）延時程序延時約1μs.
3.2 寫頻率字的工作時序
寫頻率字的工作時序是AD9851芯片的關鍵時序，它關系著信號發生器功能的實現。并行模式下，寫頻率字的工作時序如圖5所示。
由時序圖，可以看出：
在輸出頻率控制字之前。必須完成W_CLK和FQ_UD置低電平的工作；然后依次把5個頻率控制字發送出去；在發送數據時，必須嚴格把握工作時序。tds是數據的建立時間，tdh是數據的保持時間，twh和twl分別是W_CLK的高電平和低電平的持續時間，根據手冊可知，以上4個時間至少為3.5ns.由于S52單片機的晶振比較低，滿足工作時序沒有問題。
DATA在W_CLK上升沿到來時有效。
寫頻率控制字的子程序如下：
4 系統測試
下面是AD9851設置輸出不同頻率時，通過100MHz泰克示波器觀察到波形圖，如圖6所示。通過其波形圖，可以看出，DDS的輸出頻率在60 MHz以下十分精確和穩定，波形比較完美，頻譜比較干凈。設計頻率在70 MHz時，波形失真越嚴重，頻譜的各次諧波逐漸增多。并且DDS正弦輸出的幅度隨頻率增高而下降。低頻端約1Vpp,高頻端約200mVpp,實際應用中應外加合適的寬帶放大器。
5 結束語
本文通過通用型單片機AT89S52單片機，完成了基于高精度DDS芯片AD9851的正弦波信號發生器的設計與驗證。
